# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-303114

16.11.1993

(43)Date of publication of application:

(51)Int.Cl.

G02F 1/136

G02F 1/133 G09G 3/36

G09F 9/30 H01L 27/12

H01L 29/784

(21)Application number: 04-107311

(22)Date of filing:

27.04.1992


(71)Applicant: TOSHIBA CORP (72)Inventor: ASAI YOSHIHIRO

# (54) LIOUID CRYSTAL DISPLAY ELEMENT

# (57)Abstract:

PURPOSE: To reduce the parasitic capacity and power consumption by forming pixel areas, wherein TFTs and display pixel electrodes connected thereto are arranged. of plural different pixels which are arranged periodically and repeatedly nearby matrix intersections of plural signal lines and scanning lines, and writing individual signals in the individual pixels.

CONSTITUTION: The pixel area consisting of a pixel A27 composed of a TFTA22, a TFTA23, and a pixel capacitance A24 and a pixel B28 composed of a TFTB25 and a pixel capacitance B26 is formed at each of the intersections of the scanning lines 20 and signal lines 21. Individual pixel capacitances each consist of display pixel electrodes A59 and B50 and a common electrode,



and a liquid crystal layer sandwiched between them. Thus, the pixel area is formed by using plural pixels A27 where a signal voltage is written only when two different scanning lines 20 are selected and plural pixels B28 wherein a signal voltage is written when one scanning line 20 is selected. Consequently, the intersection parts of the scanning lines 20 and signal lines 21 for the number of pixels can be made less than that of a conventional liquid crystal display element, and the probability of the short-circuiting of both lines and the parasitic capacitance of the signal lines are reducible.

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

# (11)特許出願公開番号 特開平5-303114

(43)公開日 平成5年(1993)11月16日


(51) Int.Cl.5		識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F	1/136	500	9018-2K		
	1/133	550	7820-2K		
G09F	9/30	338	6447-5G		
G 0 9 G	3/36		7319-5G		
			9056-4M	H01L	29/78 3 1 1 A
				審査請求 未請求	ኛ 請求項の数2(全 8 頁) 最終頁に続く
(21)出願番号		特顯平4-107311		(71)出廢人	000003078
					株式会社東芝
(22)出願日		平成4年(1992)4月27日			神奈川県川崎市幸区堀川町72番地
				(72)発明者	浅井 義裕
					神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
				(7.4) (D.TH. I	<b>弁理士 則近 憲佑</b>
				(74)代理人	开埋工 則近 激化
				ı	

# (54) 【発明の名称】 液晶表示素子

# (57)【更約】

【構成】 液晶表示素子の一画素を、第一のトランジス 夕を介して信号線に接続された第一の画楽電極と、直列 に接続され異なるタイミングでスイッチングされる第二 及び第三のトランジスタを介して信号線に接続された第 二の両素電極とで構成する。

【効果】 信号線と走査線の交点を低減させることによ り、ショートの確率を大幅に低減できる。また信号線の 寄生容量を低減できる。



【特許請求の範囲】

⑥ 儲水項11 複数本の信号線と走を線をマトリクス状に交差させ、これらの交点付近に薄膜トランジスタ及び に交差させ、これらの交点付近に薄膜トランジスタ及び された接触される表示圖素機極を配した圖素領域を有す る絨晶炎示素子において、前記回素度域は周期的に繰り 返されて配價された複数の風なる圖葉より形成されると ともに、前記回案の個々には個別の表示信号が審ぎ込ま れることを特徴とする液晶表示素子。

1

【請求項 2】 前配圖素領域は第10表示圓素電極及び 第2の表示圓素電極より形成されるとともに、前配信号 10 最と前配請10表示圖素電極間に接破された第1の時限 トランジスタと、前配信号線と前配第2の表示圖素電極 間に直列に接続された第2の時限トランジスタ及び第3 の毒限トランジスタとを有し、前配第1の毒膜トランジ スタ及び第2の薄膜トランジスタのゲートは共通の走査 線に接続され、前配第3の薄膜トランジスタのゲートは 前配共通の走査線に接続されたことを 特徴とする請求知18配数が終品表示装字。

#### 【発明の詳細な説明】

[0 0 0 1]

【産業上の利用分野】この発明は、檸膜トランジスタ(T hin Film Transistor, TPT)をスイッチ案子として表示画 素電極アレイを構成した液晶表示案子に関する。

[0002]

【従来の技術】近年、液晶を用いた表示薬子は、テレビ 表示やグラフィックディスプレイなどを指向した大容量 で高徳度のアクティブマトリクス型液晶表示薬子の開発 及び実用化が盛んである。この様な液晶表示薬子で開発 してストークのない高コントラストの表示が行えるよう に、名両い多の動と制御を行う手段として半導体スイッ チが用いられる。その半導体スイッテとしては、透過型 表示が可能であり大面積化も容易であるなどの理由か ら、絶験基板上に形成されたTFTなどが用いられてい る。

【0003】図10に、例えば特剛照56-162793 号公報 に記載されている。この様な体品表示素子の機略断面構 造を示す。絶縁基板1上には、下下72をび下下72に 接続された透明薄電鏡からなる表示画素電極3が配列形 成された透明薄電鏡からなる表示画素電極3が配列形 成されている。一方、絶縁基板4には、透明導電鏡か らなる対向電極5が全順に形成されている。また、絶縁 40 基板1と絶縁基板4との間には液晶6が挟持されてお り、さらにその周囲を封着剤7で封止した構造となる。

【0004】上述のアドア2は、図11に示すように、マトリクス状に形成された走査線10と信号線11の各交点位置に起設され、アドア2のゲートは行ごとに走登線10に接続され、アドア2のドレインは列ごとに信号線11に接続され、ソースは表示調楽電極3と対向電極5及び接越6によって画楽客遊形成されている。

【0005】また、図12は走査線10と信号線11の 50 する。

交差部の平面図を示し、図13はその断面図を示す。図 に示すように、走査額10と信号額11とはゲート絶縁 膜16によって絶縁されている。

【0006】次に、この液晶表示素子の駆動方法の一例 について説明する。即ち、TFT2のゲートに走査線選 択電圧が印加されている期間 (選択期間) に、表示画素 電極3は信号線11と通じて映像信号電位と同電位に設 定され、また、ゲートに走査線非選択領圧が印加されて いる期間(保持期間)は、表示商素電極3はこの映像信 号電位に保たれる。一方、対向電板5は所定の電位に設 定されており、したがって表示画素電極3と対向電極5 との間に挟持されている液晶6には、映像信号電位と対 向電極電位の差に相当する電圧がかかる。この電圧に応 じて液晶の配列状態が変化することにより光透過率が変 化し、画像表示が行われる。また、液晶を直流駆動する と、液晶分子が電気分解されて劣化することにより寿命 が短くなるため、一般には交流駆動が用いられている。 一例を挙げると、所定の電位に設定された対向電極電位 に対して、映像信号電位を偶奇フレームで正負対称に設 20 定する方法が用いられている。

[0 0 0 7 1

「発明が解決しようとする課題」しかしながら、この種の結晶表示案子では、以下のような問題があった。製造工程中のゴミなどに超因して、走査線10と信号線11との交整部においてゲート乾燥質16にピンホールのような結解不良箇所が発生すると、走容線10と信号線11が短絡不良を居こし、表示画面には緯欠倍としてあらわれてしまう。あるいは、走査線10や信号線11自体が断線してしまうことも考えられ、これらの配線本数の多い大園面・高精細デバイスでは歩留まり低下の大きな野房となっている。

[0008]

【課題を解決するための手段】この発明は、上述の課題 を解決するために、複数本の信号線と走査線をマトリク ス状に交差させ、これらの交点付近に薄膜トランジスタ 及びこれに接続される表示同素電電を配した同業領域を 有する液晶表示案子において、同素領域は周期的に繰り 返されて配置された複数の異なる同素より形成されると ともに、画案の例々には個別の表示信号が書き込まれる 後起表示案子を用いる。

[0009]

【作用】この発明の液晶表示素子においては、異なる 2 本の走資線を選択した場合にのみ信号電圧が書き込まれ 名複数の画業と、1本の走査線を選択した場合に信号電 圧が書き込まれる複数の回素を目いて画業電域が形成さ れる。このため、国素数に対する走査線と信号線の交差 郷を従来の被晶表示素子より減少させることができる。 「0 0 1 0 1

【実施例】以下、図面を参照してこの発明を詳細に説明

(実施例1)

【0011】図1はこの発明の一実施例を示す等価回路 図である。走査線20と信号線21の各交点には、TF TA 22、TFTA 23及び画素容量A 24により構 成された画素A 27と、TFTR 25及び画素容量R 2 6 で構成された画素B 28よりなる画素領域が形成され ている。個々の画素容量は、それぞれの表示画素電極と 共通電極68及びこれらに挟持された液晶層70より構 成される。

3

【0012】また図2は、一画素領域における平面図を 示す。即ち、面素A においては、TFTA 22のドレイ ン電極55は信号線21に接続され、ソース電極58は TFTA ~ 23のドレイン電極63に接続されている。 また、TFTA 23のソース電極60は表示囲業電板 A 59に接続されている。TFTA 22のゲート電極5 6 は走査線 2 0 の第 n 行に接続され、TFTA <sup>2</sup> 3 の ゲート電極62は走査線20の第(n+1) 行に接続さ れている。

【0013】一方、 画素B においては、 TFTB 25の 51は表示画素電極B 50に接続されている。また、ゲ ート電極53は走査線20の第(n+1)行に接続され

【0014】図3は、図2の線BB に沿った断面図を\* 時刻 t 1 + 2

\*示す。絶縁基板73 上には、ゲート電板53が形成さ れ、この上にゲート絶縁職72を介して半導体局52が 形成されている。さらに、半導体層52はオーミック層 64を介してソース領極51及びドレイン領極54の各 々と接続されてTFTB 2.5が形成されている。さらに 全面に配向膜71が積層されて、アレイ基板74が形成 されている。


【0015】一方、絶縁基板67上には透明導電層から なる共通資極6.8が全面に形成され、さらにこの上に配 向膜69が積層されて、対向基板66が形成されてい る。そしてアレイ基板74と対向基板66との間には液 晶層70が挟持され、液晶表示素子が形成される。

【0016】次に、木実施例の液晶表示素子の駆動方法 と動作原理を説明する。図5は図1の部分図を示し、図 4は図5に示す各々の画素を駆動するための走査線電圧 と信号線電圧のタイミングチャート図を示す。

【0017】 走査線20には、1フレーム期間 (Tf) に2回走査線選択電圧(以下、Vg.onと称する)が印加 される。一方、信号線21には、中心電圧 (Vsig.c) ドレイン電極54は信号線21に接続され、ソース電極 20 に対してフレームごとに反転する信号線電圧が印加され る。また次表1は、このような駆動方法を用いた場合の 各両案の動作を示す。

[0018]

【表1】 t 3 + 5



注) 破線は、他の画素に与えるべき信号線電圧が印加さ れている期間を示す。

【0019】時刻t1~t2において、走査線20の第 (n-1) 行及び第n行にVg.onが印加され、TFTA (n-1.m) 37とTFTA (n-1.m) 38が同時に導 通することによって、画素容量A (n-1,m) 39に信号 線電圧V1が書き込まれる。また、TFTB (n-1,m) 35及びTFTB (n.m) 40が導通することによっ て、画素容量B (n-1.m) 36と画素容量B (n.m) 4 1のそれぞれにも同様に信号線電圧V1が書き込まれ る.

【0020】 時刻 t 2~ t 3 になると、走査線20の第 (n-1) 行にのみVg, onが印加され、TFTB (n-1, m) 35は導通しているため、 画素容量B (n-1.m) 3 6に保持されていたV1はV3に書き換えられる。-方、TFTA (n-1,m) 37及びTFTB (n,m) 40

の後1フレーム期間近くV1に保持されて、両素A (n-1.m ) 46の透過率が決定される。

[0021] 時刻 t 3~ t 4 になると、走査線 2 0 の第 n行及び第 (n+1) 行に Vg. ogが印加され、TFTA (n.m) 42とTFTA (n.m) 43が同時に邁诵す ることによって画素容量A (n,m) 44に信号線電圧V 2が書き込まれる。また、TFTB (n.m) 40が導通 することによって画素容量B (n.m) 41に保持されて いたV1はV2に書き換えられる。一方、TFTB (n-1,m ) 35は非導通となるため、画素容量B (n-1,m) 36の電圧はこの後1フレーム期間近くV3に保持され て、画素B (n-1.m) 45の透過率が決定される。

【0022】時刻 t 4~ t 5 になると、走査線 2 0 の第 n行にのみVg,onが印加され、TFTB (n,m) 40が 2 はV4 に書き換えられる。一方、TFTA (B, m) 4 は非導通となり、画案容量A (g-1,m) 39の電圧はこ 50 2は非導通となるため、画案容量A (n,m) 44の電圧 (4)

はこの後1フレーム期間近くV2に保持されて、両素A (n.m) 48の誘過率が決定される。

[0023] 時刻t5で走査線20の第n行が非選択電 圧 (Vg. off) になると、TFTB (n.m) 40は非導 涌となり、画素容量B (n.m) 41はV4に保持される ため、画素B (n.m) 47の透過率が決定される。

【0024】こうして、図5の各画素の透過率が決定さ れる。このとき、例えば画素容量B (n,m) 41につい ては、 透過窓を決定する低FV4が書き込まれる直前に 他の画素の透過率を決定するための電圧V1とV2が書 10 ができる。 き込まれるが、その期間は非常に短期間 (3 Ts) であ るために、本来の表示には悪影響を与えない。これは、 他の画表についても同様である。

【0025】本実施例のアクティブマトリクス型液晶表 示素子においては、隣接する2本の走査線を選択した場 合にのみ信号電圧が書き込まれる画素と、1本の走査線 を選択した場合に信号留圧が奪き込まれる画素とを用い て國素領域が形成され、1本の走査線を2回素で共有す ることが可能となるため、従来の液晶表示素子の製造工 程を大幅に変更することなく画素数に対する走査線と信 20 母綴の交点数を減少させることができる。したがって、 信号線と走査線のショートの確率を大幅に低減させるこ とができる。

\*【0026】また、信号線と走査線の交差部においては 寄生容量が発生するが、本実施例においては走査線数が 従来の約1/2 であり、信号線1本あたりの信号線・走査 線交差部の数が従来の約1/2 となる。このため、信号線 の寄生容量を従来に比べて大幅に減少させることができ

【0027】従って、大容量の液晶表示素子において も、信号線の寄生容量を大幅に増加することがなく、従 来に比べて駆動回路の消費賃力を大幅に低減させること

# (実施例2)

[0028] 本発明の別の実施例を以下に説明する。図 6 は木実施例の液晶表示案子を示す等価同路図である。 また、図8は図6の部分図を示す。走査線20と信号線 21の各交点には、画面上方向から画素A 27、画素B 28が周期的に配列されて、画素領域を形成している。 [0029]次に、各画素の動作を説明する。図7は図 8に示す各々の画素を駆動するための走査線電圧と信号 線電圧のタイミングチャート図を示す。次表2に、この ような駆動方法を用いた場合の各面素の動作を示す。

[0.03.01 [表2]



注) 破線は、他の画素に与えるべき信号線電圧が印加さ れている期間を示す。

【0031】時刻t1~t2において、走査線20の第 (n-1) 行及び第n行にVg, onが印加され、TFTA (n-1, m) 37とTFTA (n-1, m) 38が同時に導 通することによって、両素容量A (n-1.m) 39に信号 線電圧V1が書き込まれる。また、TFTB (n-1,m) 35及びTFTB (n,m) 40が導通することによっ て、画素容量B (n-1.m) 36と画素容量B (n.m) 4 1のそれぞれにも同様に信号線電圧V1が書き込まれ 40

【0032】時刻t2~t3になると、走査線20の第 (n-1) 行にのみVg.onが印加され、TFTR (n-1. □) 35は導通しているため、画素容量B (n-1,m) 3 6に保持されていたV1はV3に書き換えられる。一 方、TFTA (n-1,m) 38及びTFTB (n,m) 4 0は非導通となり、画素容量A (n-1.m) 39の電圧は この後1フレーム期間近くV1に保持されて、画素A (n-1.m) 46の誘過率が決定される。

【0033】時刻t3~t4になると、走査線20の第 50 ため、画案B (n, m) 47の透過率が決定される。

n 行及び第 (n+1) 行に Vg. onが印加され、TFTA (n.m) 42とTFTA (n.m) 43が同時に遵循す ることによって画素容量A (n,m) 44に信号線電圧V 2が書き込まれる。また、TFTB (n.m) 40が導通 することによって囲素容量B (n,m) 41に保持されて いたV1はV2に書き換えられる。一方、TFTB (n-1,m) 35は非導通となるため、画素容量B (n-1,m) 36の電圧はこの後1フレーム期間近くV3に保持され て、画素B (n-1.m) 45の透過率が決定される。

【0034】時刻t4~t5になると、走査線20の第 n行にのみVg,onが印加され、TFTB (n,m) 40が 導通して、画素容量B (n,m) 41に保持されていたV 2はV4に書き換えられる。一方、TFTA (n.m) 43は非導通となるため、画素容量A (n.m) 44の電 圧はこの後1フレーム期間近くV2に保持されて、画素 A (n.m) 48の透過率が決定される。

【0035】時刻 t 5で走査線20の第n行が非選択値 圧 (Vg, off) になると、TFTB (n, m) 40は非導 通となり、 画素容量B (n,m) 41はV4に保持される 7

[0036] 本実施例の液晶表示券子においては、線脈 次走査を実現することができるため、従来の外部回路に 特別にメモリなどを設ける必要がなく、本発明の効果を 得ることができる。尚、本実施例の液晶表示素子は上述 の構成に限られることなく、例えば図りに示す構成でも 同様の効果が得られる。

### [0037]

【発明の効果】本発明の液晶表示装置においては、異なる2本の走査線を選択した場合にのみ信号電圧が替き込まれる複数の画案と、1本の主金線を選択した場合に信 10 号電圧が書き込まれる複数の画案を用いて画案領域が形成されるため、従来の液晶表示等子の製造工程を大幅に変更することなく、画業数に対する定査線と信号線の交点数を依確させることができる。

【0038】したがって、信号線と走査線のショートの 確率を低減させ、歩智まりを大幅に向上させることがで きる。また、信号線と走査線門に発生する寄生容量を低 減させることができるため、従来に比べて駆動回路の消 費権力を大幅に低減させることができる。

#### 【図面の簡単な説明】

【図1】本発明の液晶表示素子の一実施例を示す等価回 路図である。


【図2】図1の液晶表示素子の一画素領域を示す平面図である。

「図3】図2の線BB 「に沿った断面図である。

【図4】図1の液晶表示素子の駆動波形を示すタイミングチャート図である。

【図 5】 図 1 の液晶表示素子の一部分を示す等価回路図

[図1]



である。

【図6】本発明の液晶表示素了の他の実施例を示す等価回路図である。

【図7】図6の液晶表示素子の駆動波形を示すタイミン グチャート図である。

【図8】図6の液晶表示素子の一部分を示す等価回路図である。

【図9】本発明の液晶表示素子のさらに別の実施例を示す等価同路図である。

【図10】従来の液晶表示素子を示す断面図である。

【図11】図9の被晶表示素子の一両素の等価回路図である。

【図12】図9の液晶表示素子の信号線と走査線の交差 部を示す平面図である。

【図13】図11の線AA´に沿った断面図である。

【符号の説明】

20…走查線 21…信号線

2 2 ... T F TA

20 23 ··· TFTA 1

2 4 … 画素容量A

2 5 ... T F TB

26…画素容量B


2 7 … 画案A


2 8 …兩老R


5 0 ···表示画素電極A


5 1 ···表示画素電極B


### [図3]

















# 【図11】



# フロントページの続き

(51) Int. Cl. 5 H 0 1 L 27/12 29/784 識別記号 庁内整理番号 F I

技術表示簡所